Phase-Locked Loop

Phase-Locked Loop
Arwindra Rizqiawan

Pada bidang elektronika daya yang berhubungan dengan sistem tenaga, Phase Locked Loop (PLL) dipakai untuk sinkronisasi antara pengendali konverter elektronika daya dengan jala-jala. Pemakaian PLL lebih meluas lagi untuk aplikasi-aplikasi pada bidang telekomunikasi. Pada tulisan ini akan dipaparkan PLL secara ringkas dan sederhana.

Phase Locked Loop (PLL) adalah suatu sistem kendali umpan balik negatif, PLL secara otomatis akan menyesuaikan fasa dari suatu sinyal yang dibangkitkan di sisi keluaran dengan suatu sinyal dari luar di sisi masukannya [1], dengan kata lain, PLL akan menghasilkan sinyal keluaran dengan frekuensi yang sama dengan sinyal masukan [2]. Blok diagram dasar dari suatu PLL ditunjukkan pada Gambar 1.

gb1

Gambar 1. Blok diagram dasar PLL[3]

Dari blok diagram pada Gambar 1, terlihat tiga buah blok utama penyusun PLL. Masing-masing blok akan dipaparkan berikut.

  • Phase Detector (PD), merupakan suatu unit non-linear yang membandingkan fasa keluaran PLL dengan fasa sinyal referensi. Keluaran PD adalah galat fasa antara sinyal masukan dan keluaran.
  • Loop Filter (LF), umumnya adalah lowpass filter, berfungsi untuk meredam sinyal frekuensi tinggi keluaran dari PD sehingga memberikan tegangan control dc yang bagus ke bagian VCO. LF bias saja tidak dipakai dalam suatu PLL, ini akan menghasilkan yang disebut PLL orde 1, namun secara konsep LF biasanya LF akan dimasukkan karena PLL akan bekerja dengan baik akibat adanya proses lowpass filter didalamnya. Pemilihan LF akan mempengaruhi dinamika dari PLL.
  • Voltage Controlled Oscillator (VCO), merupakan unit non-linear yang akan membangkitkan suatu sinyal dimana frekuensinya ditentukan oleh besarnya tegangan control di masukan VCO.

Secara garis besar, VCO akan menghasilkan sinyal yang frekuensinya ditentukan dari bagian LF. Bagian LF mendapat masukan berupa galat fasa antara sinyal masukan dengan sinyal keluaran PLL. Sehingga akan diperoleh sinyal keluaran yang frekuensinya ‘terkunci’ terhadap sinyal referensi di bagian masukan.

 

gb2

Gambar 2. Blok diagram PLL yang umum dipakai[3]

Secara praktis, umumnya, blok diagram PLL digambarkan seperti ditunjukkan pada Gambar 2. Apabila sinyal referensi masukan dan keluaran PLL dapat kita asumsikan sebagai, berurutanpers12

Dimana ω adalah frekuensi dari sinyal, θ adalah sudut fasa dari sinyal, indeks i menyatakan masukan dan indeks o menyatakan keluaran. Keluaran dari bagian PD di Gambar 2, dapat dinyatakan sebagaipers3

Dimana Km adalah gain dari bagian PD. Dengan hubungan trigonometri umum, pers. (3) dapat dinyatakan menjadipers4

Suku pertama dari bagian kanan pers. (4) merupakan sinyal frekuensi tinggi yang akan diredam oleh LF ataupun sifat low-pass filter yang secara natural juga dimiliki oleh PLL. Apabila kita mengasumsikan bahwa frekuensi sinyal keluaran PLL nilainya sangat mendekati sinyal masukan, maka pers. (4) akan menjadi pers5

VCO dapat dinyatakan sebagai integrator. Walaupun Pers. (5) merupakan hasil penyederhanaan, namun tetap masih rumit untuk dianalisis dan juga non-linear. Untuk memudahkan, biasanya analisis PLL dilinearisasi di sekitar keadaan tunaknya, yaitu untuk nilai θd kecil dan variasinya kecil pada keadaan tunak, makapers6

Dengan menggunakan linearisasi pada pers. (6), maka akan diperoleh blok diagram PLL linear yang banyak dipakai untuk analisis PLL sederhana. Ditunjukkan pada Gambar 3.

gb 3

Gambar 3. Blok diagram PLL hasil linearisasi[3]

Dari blok diagram PLL pada Gambar 3, dapat kita turunkan fungsi alih dari fasa sinyal masukan terhadap fasa sinyal keluaran dari PLL, yaitu

 pers7

Fungsi alih fasa sinyal masukan terhadap galat fasa PLL dapat dinyatakan,

pers8

Dengan menggunakan fungsi alih pada pers. (7) ataupun (8), analisis kestabilan dari system umpan balik PLL dapat dilakukan dengan menggunakan metode analisis klasik yang umum.

Hold range (ΔωH) merupakan jangkauan frekuensi dimana PLL masih dapat melakukan penjejakan frekuensi dengan baik. Secara sederhana dapat dinyatakan dengan

pers9

Lock range (ΔωL) merupakan jangkauan frekuensi dimana PLL masih dapat melakukan ‘kuncian’ antara sinyal referensi masukan dengan sinyal keluaran dengan baik. Dinyatakan dengan

pers10

Simulasi sederhana PLL yang dipaparkan di atas, diambil dari PSIM, ditunjukkan pada Gambar 4 berikut. Terlihat bahwa setelah 1 gelombang, sinyal keluaran berhasil ‘terkunci’ pada frekuensi 50 Hz sesuai dengan frekuensi sinyal masukan PLL.

gb4

Gambar 4. Hasil simulasi

Pada tulisan ini telah dipaparkan PLL secara ringkas. Untuk keperluan yang sederhana, PLL yang dilinearisasi menunjukkan unjuk kerja yang mencukupi. Hasil simulasi telah menunjukkan PLL yang dilinearisasi mampu ‘mengunci’ frekuensi sinyal keluaran sesuai dengan sinyal masukan.

*[RALAT] Pada pers. (7)-(8) terjadi salah penulisan, Kv yang tertulis, seharusnya Kd, menyesuaikan dengan Gb. 3 dan pers. (9)-(10). Maaf.

Referensi.
[1]   Ali Heit, Introduction to Phase Locked Loop, Slide of Diversity Tech – FPGA and board design service.
[2]   Mark Readman, Phase Locked Loops, white paper of control-system-principles.co.uk
[3]   Daniel Abramovitch, Phase Locked Loop: A Control Centric Tutorial, Proceedings of 2002 ACC

About angin165

Pria, Indonesia, muda, lajang, belum mapan.
This entry was posted in Application, Power Electronics. Bookmark the permalink.

11 Responses to Phase-Locked Loop

  1. Pingback: Phase-Locked Loop « nang windar and the mosquito commander

  2. fendy sutrisna says:

    Tulisannya bagus mas win,,
    Tambah lagi dong tulisan tentang elektronika dayanya,,
    terutama yang sekarang sedang di pelajari.. ^_^

  3. JS says:

    Bagus tulisannya. Sayang gambar simulasinya kurang tampak. Lebih bagus lagi kalau ada contoh implementasinya, misalkan dengan IC 4046.

  4. angin165 says:

    mungkin ke depannya akan lebih baik kalau persamaannya ditulis seperti ini contohnya
    T(s)=\frac{\theta_0(s)}{\theta_i(s)}

  5. sanpradipto says:

    mas, makasih atas infonya mengenai PLL, ngomong2 punya link mengenai aplikasi PLL`a g?

  6. Pingback: Articles | nang windar and the angin165

  7. bili says:

    mas, saya prlu sekali rangkaian pll di psim. boleh gak saya minta softcopy-a?? saya bayar juga boleh

  8. Dede darma says:

    Pak,sy masih belajar soal sistem pll ini,krn blm pernah sama sekali membuat aplikasi sehari2 rangkaian pll ini.sy bingung bagaimana jika sistem ini di pakai pada suatu rangkaian if demudulator?maksudnya cth: if out suatu tuner 3,4 mhz jadi kira2 gmn membuat if nya yg setara dg frekuensi ini?yg dapat memodulasikan sinyal gambar dan suara? mohon untuk bantuannya.anda punya skema? boleh kirimi sy lwt email? terima kasih.

  9. dahono says:

    Disini kita ngomongin PLL untuk power electronics, bukan untuk telekomunikasi

  10. abdurrachman says:

    pak saya boleh saya minta tulisan tentang PLL, tapi yang untuk telekomunikasi, khususnya di sistem PSK, mohon bantuannya

  11. bagus arianto says:

    mau tanya , untuk filter low pass menggunakan type mana butter , chebyshev type I ,chebyshev type II, dll . Maaf saya masih newbie mohon infonya

Leave a Reply

Fill in your details below or click an icon to log in:

WordPress.com Logo

You are commenting using your WordPress.com account. Log Out / Change )

Twitter picture

You are commenting using your Twitter account. Log Out / Change )

Facebook photo

You are commenting using your Facebook account. Log Out / Change )

Google+ photo

You are commenting using your Google+ account. Log Out / Change )

Connecting to %s